Tape-out: Erstes RISC-V-SoC mit 5-nm-Technik ist fertig
14. April 2021
©
14. April 2021
©
Der Testchip von SiFive für TSMCs N5-Verfahren enthält einen kleinen RISC-V-Kern und ein Interface für ...
Das könnte Sie auch interessieren ...
Keine ähnlichen Artikel gefunden.
In Pirna suchen nach ...